数字电路与逻辑设计计算机专业,数字电路与逻辑设计试卷(A)(04级计算机、网络工程、软件工程专业).doc...

PAGE 5 / 7

华南农业大学期末考试试卷(A卷)

2004学年第二学期 考试科目：数字电路与逻辑设计(II)

考试类型：(闭卷)　　　考试时间：　120 　分钟

学号 姓名 年级专业

题号

一

二

三

四

五

六

七

总分

得分

评阅人

(1)适用专业：计算机科学与技术、网络工程、软件工程。

(2)所有试题答案请直接写在试卷上。

一、选择题( 共20分)

1、同步时序逻辑电路中一定包括

A、触发器 B、组合逻辑电路C、移位寄存器D、译码器

2、一个同步十进制计数器的初始状态为0000，经过 10个计数脉冲后，该计数器的状态为

A、0000B、1001C、1010D、1111

3、下列器件中，是时序逻辑器件的是

A、全加器 B、编码器 C、BCD显示译码器 D、同步十进制计数器

4、要实现一个60进制计数器，需要触发器的个数为

A、5B、6C、10D、60

5、1024?8位的EPROM芯片，其地址线和数据线分别有

A、8,1024B、1024,8C、10,8D、8,10

6、电路如图所示，要使Qn+1=Qn，则变量A、B的值应当是????? ?

A、A=0， B=0B、A=1， B=1

C、A=0， B=1D、A=1， B=0

7、GAL是指

A、可编程逻辑阵列 B、只读存储器

C、通用阵列逻辑D、电可擦除只读存储器

8、PAL的与阵列与或阵列

A、与阵列固定，或阵列可编程B、与阵列可编程，或阵列固定

C、与阵列和或阵列都固定D、与阵列和或阵列都可编程

9、74LS138是一个

A、译码器 B、同步十进制计数器

C、同步十六进制计数器D、优先级编码器

10、在系统可编程ISP器件的特点是

A、可反复编程B、成为成品后不可再改变

C、必须通过紫外线擦除D、数据在掉电后会丢失

二、(12分)下图是由同步十进制加法计数器74LS160组成的可变进制计数器电路，试分析当控制变量M分别为1和0时电路各为几进制计数器，并说明理由。

Q x 0 1

Q x

0 1

A A/0 B/1

B A/1 F/0

C C/0 E/1

D B/1 A/0

E F/1 C/0

F C/0 B/1

G H/1 G/1

H G/1 G/1

1/10/1

1/1

0/1

0/1

1/0

1/0

0/1

0/0

A

B

C

D

1/1

2.设电路的起始状态为A，输入序列为电路的响应和输出序列应当如何？

3．经过第(2)步的电路变化，电路将停止在什么状态？

五、(18分)分析下面的VHDL语言实现的功能，并回答问题

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY mux4 IS

PORT (Z : IN STD_LOGIC_VECTOR( 3 DOWNTO 0) ;

S : IN STD_LOGIC_VECTOR( 1 DOWNTO 0) ;

A, B, C, D : OUT STD_LOGIC_VECTOR( 3 DOWNTO 0 ) ) ;

END mux4;

ARCHITECTURE demux4_behave OF mux4 IS

BEGIN

PROCESS (Z, S)

BE

总结

以上是生活随笔为你收集整理的数字电路与逻辑设计计算机专业,数字电路与逻辑设计试卷(A)(04级计算机、网络工程、软件工程专业).doc...的全部内容，希望文章能够帮你解决所遇到的问题。

如果觉得生活随笔网站内容还不错，欢迎将生活随笔推荐给好友。