LL-verilog 1000HZ分频为1HZ使用三个十位计数器合成

使用三个十进制实现千进制计数并分频
module top_module (
input clk,
input reset,
output OneHertz,
output [2:0] c_enable
); //

wire [9:0] q1,q2,q3; //三个十位计数器 bcdcount counter0 (clk, reset, c_enable[0],q1); bcdcount counter1 (clk, reset, c_enable[1],q2); bcdcount counter2 (clk, reset, c_enable[2],q3);assign c_enable = { (q1==9 && q2==9) , q1==9 , 1'b1 }; assign OneHertz = q1==9 && q2==9 && q3==9;

endmodule

创作挑战赛新人创作奖励来咯，坚持创作打卡瓜分现金大奖

总结

以上是生活随笔为你收集整理的LL-verilog 1000HZ分频为1HZ使用三个十位计数器合成的全部内容，希望文章能够帮你解决所遇到的问题。

如果觉得生活随笔网站内容还不错，欢迎将生活随笔推荐给好友。