LL-verilog-HDLBitSim/circuit10解答和过程详解

根据如下波形图对其进行verilog描述

解答：

‘state为下一时钟的state

对照该表不做简化得到：

module top_module (
input clk,
input a,
input b,
output q,
output state );

wire state_next;always @(posedge clk)state <= state_next;assign q = ~state & ~a & b |~state & a & ~b |state & a & b |state & ~a & ~b;assign state_next = a & b | state & a | state & b;

endmodule

总结

以上是生活随笔为你收集整理的LL-verilog-HDLBitSim/circuit10解答和过程详解的全部内容，希望文章能够帮你解决所遇到的问题。

如果觉得生活随笔网站内容还不错，欢迎将生活随笔推荐给好友。