VHDL||数字系统设计实验--基于VHDL的流水灯电路设计

实验目的：

学习设计一个流水灯电路，并在实验板验证。

学习简单时序电路的设计和硬件测试。

学习使用VHDL语言方法进行逻辑设计输入。

实验内容：

实验VHDL程序：

LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY H8 IS PORT(clk:IN STD_LOGIC;ena:IN STD_LOGIC;clr:IN STD_LOGIC;led:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END; ARCHITECTURE CNT OF H8 IS signal A : integer range 0 to 7;signal B : std_logic_vector(7 downto 0);signal C : std_logic_vector(7 downto 0); begin P1:process(clk,clr,ena)beginif clr = '0' then C <= "00000000";elsif ena = '1' then if clk'event and clk = '1' then A <= A + 1;end if;end if; end process P1; P2:process(A)begincase A iswhen 0 => B <="00000001";when 1 => B <="00000010";when 2 => B <="00000100";when 3 => B <="00001000";when 4 => B <="00010000";when 5 => B <="00100000";when 6 => B <="01000000";when 7 => B <="10000000";end case;end process P2; P3:process(clr)beginif clr ='0' then led <= C;else led <= B;end if; end process P3; end;

 连线图

参考下图管脚：

总结

以上是生活随笔为你收集整理的VHDL||数字系统设计实验--基于VHDL的流水灯电路设计的全部内容，希望文章能够帮你解决所遇到的问题。

如果觉得生活随笔网站内容还不错，欢迎将生活随笔推荐给好友。