Verilog代码风格

将时序逻辑和组合逻辑分开写

这样，在时序逻辑"alwas @ (posedge sclk or negedge rst)"中使用非阻塞赋值(<=)

在阻塞赋值时，在赋值前加上时延 #1，以在仿真时模拟真实电路的延时。

在组合逻"alwas @(*)"辑中使用阻塞赋值(=)

 

转载于:https://www.cnblogs.com/johnsblog/archive/2013/04/29/3050340.html

总结

以上是生活随笔为你收集整理的Verilog代码风格的全部内容，希望文章能够帮你解决所遇到的问题。

如果觉得生活随笔网站内容还不错，欢迎将生活随笔推荐给好友。