Design verification经验总结

1.做好Testplan

2.关于搭建testbench

3.创建test case

4.查看coverage

Dve -covdir sim.vdb

5.一些常用的debug手段

vcs可以用 -lca -simprofile编译选项，指定打开profile，运行选项是 -simprofile mem+time， 可以创建profileReports目录，prof_mem_report.txt，prof_time_report.txt。还可以加上-reportstats选项（capture cpu resourse statistic for compilation and simulation.）。

 

转载于:https://www.cnblogs.com/lybinger/p/6866448.html

总结

以上是生活随笔为你收集整理的Design verification经验总结的全部内容，希望文章能够帮你解决所遇到的问题。

如果觉得生活随笔网站内容还不错，欢迎将生活随笔推荐给好友。