1. 门级描述

统一规则： 门类型 (输出，输入);

细化规则：

• 与/或门： 多入一出 门 (输出，输入1，输入2,……);
• 缓冲门/非门：一入多出 门 (输出1，输出2,……输出n，输入);

门级建模，先出后入，几出几入看类型

2. 系统任务display与monitor

统一规则：$指令 (p1,p2,p3……);
对于p1，p2……，可以是

• 变量：i0，i1，out
• 信号名： I0，I1，OUT
• 双引号括起来的字符串：见字符串使用规则
  • 例如：(“a = %d, b = %d”,A,B);

————————
本文会随着学习进展陆续更新

总结

以上是生活随笔为你收集整理的【Verilog HDL】深入理解部分语法规则的本质的全部内容，希望文章能够帮你解决所遇到的问题。

如果觉得生活随笔网站内容还不错，欢迎将生活随笔推荐给好友。